can總線畢業(yè)論文開題報(bào)告

本文是一篇開題報(bào)告，開題報(bào)告的內(nèi)容一般包括：題目、理論依據(jù)(畢業(yè)論文選題的目的與意義、國(guó)內(nèi)外研究現(xiàn)狀)、研究方案(研究目標(biāo)、研究?jī)?nèi)容、研究方法、研究過程、擬解決的關(guān)鍵問題及創(chuàng)新點(diǎn))、條件分析(儀器設(shè)備、協(xié)作單位及分工、人員配置)、課題負(fù)責(zé)人、起止時(shí)間、報(bào)告提綱等。（以上內(nèi)容來自百度百科）今天為大家推薦一篇開題報(bào)告，供大家參考。

 

一、課題研究背景與意義

 

數(shù)字信號(hào)處理器（digital signal processor, dsp）是一種適用于實(shí)時(shí)快速地處理數(shù)字信號(hào)的微處理器。隨著集成電路技術(shù)和信息技術(shù)的飛速發(fā)展，現(xiàn)代dsp芯片應(yīng)用范圍越來越廣，功能也越來越強(qiáng)大，芯片復(fù)雜度也急劇增加。將眾多外設(shè)器件集成在一個(gè)系統(tǒng)內(nèi)已經(jīng)成為一種趨勢(shì)，它不僅可以縮減成本，減少系統(tǒng)面積，使系統(tǒng)更為輕巧、方便，而且也可以提高系統(tǒng)內(nèi)數(shù)據(jù)的交換速率，提高芯片性能。在工業(yè)控制領(lǐng)域，計(jì)算機(jī)系統(tǒng)需要高速地對(duì)加工指令做出反應(yīng)，使機(jī)床工作在亞微米級(jí)的線性移動(dòng)精度，高速處理并計(jì)算電機(jī)的移動(dòng)量。

dsp的數(shù)據(jù)吞吐能力高達(dá)數(shù)十mips,同時(shí)其周期短至幾十納秒，所以dsp芯片應(yīng)用于工業(yè)控制方面就顯得得心應(yīng)手。此時(shí)急需尋找一種安全可靠的數(shù)據(jù)傳輸協(xié)議，實(shí)時(shí)快速地傳輸這些指令與數(shù)據(jù)。這時(shí)，在現(xiàn)場(chǎng)總線的應(yīng)用上，can總線憑借其優(yōu)越的特點(diǎn)逐漸崛起，成為了應(yīng)用最廣泛的現(xiàn)場(chǎng)總線之一，二者結(jié)合成為必然。

控制器局域網(wǎng)絡(luò)（controller area network, can）模塊作為dsp芯片的一個(gè)重要集成外設(shè)，是用于can總線實(shí)時(shí)通信的總線控制器，為dsp在工業(yè)控制領(lǐng)域開拓了一方天地。

can總線是一種實(shí)時(shí)的異步串行通信網(wǎng)絡(luò)，其支持多主機(jī)通信，也就是說一條總線上可以掛多個(gè)主機(jī)進(jìn)行通信。can總線具有許多優(yōu)越的特點(diǎn)，包括：傳輸速率快，傳播距離遠(yuǎn)，總線利用率高，抗干擾性強(qiáng)等。

因此，將can總線控制器嵌入到數(shù)字信號(hào)處理器芯片中，把高運(yùn)算速度的dsp內(nèi)核和can總線技術(shù)相結(jié)合，能夠提高數(shù)據(jù)傳輸?shù)目煽啃裕鰪?qiáng)dsp的系統(tǒng)功能，是一種很有價(jià)值的通信系統(tǒng)構(gòu)成方案。

 

二、發(fā)展與現(xiàn)狀

 

在dsp出現(xiàn)之前，數(shù)字信號(hào)處理只能依靠微處理器來完成，但是微處理器的運(yùn)算速度無法滿足繁雜信息的實(shí)時(shí)高速的運(yùn)算要求。到了上世紀(jì)70年代，基于數(shù)字信號(hào)處理的理論基礎(chǔ)，出現(xiàn)了一些由分立元件搭建的dsp系統(tǒng)，但僅限于軍事和國(guó)防領(lǐng)域。到了80年代，隨著大規(guī)模集成電路技術(shù)和半導(dǎo)體技術(shù)的發(fā)展，第一代dsp芯片tms32010誕生，其具有獨(dú)立的硬件乘法器，速度相比于微處理器快了幾十倍，并且在語音合成，編碼譯碼中得到了廣泛應(yīng)用。經(jīng)過了多年的發(fā)展，dsp芯片不斷更新?lián)Q代，現(xiàn)在的dsp屬于第5代產(chǎn)品，相比于前幾代dsp芯片，其性能和系統(tǒng)集成度大大提高。高速運(yùn)算的dsp內(nèi)核與豐富的片內(nèi)外設(shè)被集成在一塊dsp芯片上，使其迅速在各個(gè)領(lǐng)域大顯身手，并逐漸滲透到人們的日常生活之中。如今dsp已經(jīng)成為通信，計(jì)算機(jī)，消費(fèi)類電子，工業(yè)控制等領(lǐng)域的基礎(chǔ)器件。

can總線幾乎和第一代dsp芯片同時(shí)誕生，但是在相當(dāng)一段時(shí)間里，二者發(fā)展相互獨(dú)立。

can總線最初出現(xiàn)在上世紀(jì)80年代末的汽車工業(yè)里，intel公司，奔馳公司和德國(guó)柏林工業(yè)大學(xué)參與研發(fā)，主要用于給汽車環(huán)境中的大量?jī)x器儀表和控制裝置進(jìn)行通信。經(jīng)過多年的修改和完善，如今can總線協(xié)議發(fā)展到can2.0版本，成為了iso國(guó)際標(biāo)準(zhǔn)化的串行通信協(xié)議。對(duì)于can總線控制器芯片的研究也在不斷的發(fā)展，1987年，intel公司研發(fā)了首枚can控制器芯片82526,這是can協(xié)議的第一個(gè)硬件實(shí)現(xiàn)。隨后飛利浦半導(dǎo)體業(yè)研發(fā)了其can控制器芯片82c200.

現(xiàn)在對(duì)can總線芯片的研究已經(jīng)不再局限于單一芯片的研發(fā)，而是把所有的功能都集成在一塊芯片上實(shí)現(xiàn)一個(gè)完整的ecu的功能。國(guó)外的一些集成電路制造廠商（如intel,nxp,siemens,ti等）紛紛推出can總線接口芯片和微處理器芯片，并且正在逐步形成各自的系列產(chǎn)品。應(yīng)用比較廣泛的有nxp公司的lpc2000系列的arm微控制器，ti公司的c2000系列的dsp芯片等。can總線控制器和dsp芯片的結(jié)合也是順應(yīng)市場(chǎng)的趨勢(shì)。

ti公司的c2000系列dsp就是主要用于工業(yè)控制領(lǐng)域的產(chǎn)品。其can控制器為dsp提供了完整的can2.0b協(xié)議，減少了通信時(shí)cpu的開銷，為dsp數(shù)據(jù)傳輸提供了可靠的保障。

二者的結(jié)合，很快為ti公司贏得了可觀的收益，據(jù)報(bào)道，ti公司僅一款c28系列的dsp芯片，一年就能在中國(guó)大陸市場(chǎng)銷售幾十億人民幣。

當(dāng)前，我國(guó)dsp技術(shù)主要偏向于應(yīng)用領(lǐng)域，國(guó)內(nèi)能夠自主設(shè)計(jì)dsp芯片的公司寥寥無幾，即便如此，設(shè)計(jì)出的dsp芯片也大多面向低端市場(chǎng)，缺乏核心競(jìng)爭(zhēng)力。

如今，進(jìn)入工業(yè)4.0時(shí)代，設(shè)計(jì)一款國(guó)產(chǎn)內(nèi)嵌can總線控制器的dsp芯片顯得意義重大。

 

三、課題介紹

 

本課題來源于實(shí)習(xí)公司的一款應(yīng)用于工業(yè)控制領(lǐng)域的dsp芯片adp16項(xiàng)目，其中can總線控制器是該dsp芯片的重要集成外設(shè)。

adp16是一款16位定點(diǎn)低功耗的dsp芯片，配置了豐富的片內(nèi)外設(shè)和片內(nèi)存儲(chǔ)器，其最高頻率可達(dá)100 mhz.

adp16 dsp芯片采用的是哈佛總線結(jié)構(gòu)，核內(nèi)使用6組總線，可以同時(shí)訪問數(shù)據(jù)空間和程序空間。

adp16支持100多條指令和多種尋址方式，包括立即數(shù)尋址、直接尋址和間接尋址，指令運(yùn)行采用四級(jí)流水線的方式，包括取址、譯碼、取操作數(shù)和執(zhí)行。它的外設(shè)總線被映射到數(shù)據(jù)存儲(chǔ)空間，通過一個(gè)系統(tǒng)接口模塊和數(shù)據(jù)總線連接，所以，能夠操作數(shù)據(jù)存儲(chǔ)空間的指令一般也能夠操作外設(shè)寄存器。

adp16dsp的外設(shè)包括事件管理器（ev），模數(shù)轉(zhuǎn)換器（adc），看門狗定時(shí)器（wd），還有三個(gè)用于dsp與外部進(jìn)行通信的外設(shè)：串行外設(shè)接口（spi），串行通訊接口（sci）和can總線控制器。本文主要針對(duì)adp16 dsp的can總線控制器進(jìn)行研究和設(shè)計(jì)。

對(duì)于一款應(yīng)用于工業(yè)控制領(lǐng)域的dsp芯片而言，can總線控制器發(fā)揮著舉足輕重的作用。相對(duì)于dsp中的其他通信外設(shè)：spi和sci,can總線控制器也有其獨(dú)特的優(yōu)勢(shì)。三者同為串行通信接口，sci采用異步的一對(duì)一的全雙工通信，spi采用同步一對(duì)多的全雙工通信，can是異步的多對(duì)多的通信方式，并且不需要從機(jī)地址，數(shù)據(jù)傳播速度快，傳輸更加安全穩(wěn)定。本設(shè)計(jì)中的can總線控制器是一個(gè)16位的dsp外設(shè)模塊，根據(jù)功能需求分析，具有以下特性：完全支持can2.0b協(xié)議；可編程中斷配置；可編程總線喚醒功能；可配置通信波特率，最大的通信波特率可以達(dá)到1 mpbs;自動(dòng)回復(fù)遠(yuǎn)程請(qǐng)求；提供6個(gè)郵箱用來存儲(chǔ)發(fā)送和接收的數(shù)據(jù)；發(fā)現(xiàn)錯(cuò)誤或者失去總線仲裁時(shí)能夠自動(dòng)重新發(fā)送；能運(yùn)行在自測(cè)試模式。

 

四、提綱

 

第1章 緒論

1.1課題研究背景與意義

1.2發(fā)展與現(xiàn)狀

1.3課題介紹

1.4研究?jī)?nèi)容

1.5論文結(jié)構(gòu)

第2章can總線協(xié)議研究

2.1 can總線的基本概念

2.2 can的分層結(jié)構(gòu)

2.3 can總線的幀格式與類型

2.3.1數(shù)據(jù)幀

2.3.2遠(yuǎn)程幀

2.3.3錯(cuò)誤幀

2.3.4過載幀

2.3.5幀間空間

2.3.6位仲裁

2.4 can總線位定時(shí)和同步機(jī)制

2.4.1位定時(shí)

2.4.2同步機(jī)制

2.5 can總線錯(cuò)誤處理

2.5.1錯(cuò)誤類型

2.5.2錯(cuò)誤處理

2.6本章小結(jié)

第3章dsp中can總線控制器的設(shè)計(jì)與仿真

3.1 can控制器的整體設(shè)計(jì)

3.1.1 dsp內(nèi)嵌can控制器的結(jié)構(gòu)

3.1.2 dsp內(nèi)嵌can控制器的結(jié)構(gòu)

3.2 can控制器的整體設(shè)計(jì)

3.2.1 can寄存器功能定義

3.2.2寄存器讀寫設(shè)計(jì)與仿真

3.3 can控制器的郵箱接口電路設(shè)計(jì)

3.3.1郵箱ram接口電路

3.3.2郵箱ram接口電路

3.4位時(shí)序邏輯模塊設(shè)計(jì)

3.4.1位配置寄存器（bcrn）

3.4.2位定時(shí)狀態(tài)機(jī)設(shè)計(jì)與仿真

3.4.3發(fā)送點(diǎn)和采樣點(diǎn)

3.4.4同步機(jī)制設(shè)計(jì)

3.5位比特流處理器模塊設(shè)計(jì)

3.5.1主控制狀態(tài)機(jī)

3.5.2數(shù)據(jù)接收狀態(tài)機(jī)

3.5.3數(shù)據(jù)發(fā)送

3.5.4位填充模塊

3.5.5循環(huán)冗余校驗(yàn)?zāi)K

3.5.6錯(cuò)誤管理模塊

3.6接收濾波模塊設(shè)計(jì)

3.7 can外設(shè)中斷設(shè)計(jì)

3.8本章小結(jié)

第4章dsp中can控制器的系統(tǒng)級(jí)驗(yàn)證

4.1 dsp系統(tǒng)驗(yàn)證平臺(tái)搭建

4.2 can測(cè)試程序設(shè)計(jì)

4.3 dsp中can控制器的系統(tǒng)仿真

4.4本章小結(jié)

第5章dsp中can控制器的后端設(shè)計(jì)

5.1 can控制器的邏輯綜合

5.1.1邏輯綜合概述

5.1.2邏輯綜合過程

5.2 can控制器靜態(tài)時(shí)序分析

5.2.1靜態(tài)時(shí)序分析概述

5.2.2靜態(tài)時(shí)序分析

5.3 dsp的布局布線

5.4本章小結(jié)

第6章 總結(jié)

參考文獻(xiàn)

致謝

 

五、研究?jī)?nèi)容

 

本文圍繞adp16 dsp的can總線控制器展開了具體的研究和設(shè)計(jì)，實(shí)現(xiàn)了滿足設(shè)計(jì)規(guī)格的can總線控制器，并且在180 nm工藝上完成了系統(tǒng)設(shè)計(jì)。本課題主要從以下幾個(gè)方面展開工作：

 

1.模塊的設(shè)計(jì)與仿真

對(duì)dsp的can總線控制器外設(shè)的整體結(jié)構(gòu)按功能模塊進(jìn)行劃分，明確各個(gè)模塊的輸入輸出連接方式，利用verilog hdl硬件描述語言進(jìn)行行為級(jí)的模塊描述，并創(chuàng)建相應(yīng)的測(cè)試激勵(lì)，分模塊進(jìn)行功能仿真驗(yàn)證。

 

2.系統(tǒng)仿真與驗(yàn)證

完成模塊級(jí)的設(shè)計(jì)和仿真后，就需要將can總線控制器搭載于adp16 dsp系統(tǒng)中，搭建系統(tǒng)級(jí)仿真驗(yàn)證平臺(tái)，在dsp片內(nèi)存儲(chǔ)器中讀入c語言或匯編語言編寫的can外設(shè)應(yīng)用程序進(jìn)行dsp系統(tǒng)級(jí)的功能驗(yàn)證。

 

3.后端設(shè)計(jì)與實(shí)現(xiàn)

運(yùn)用邏輯綜合工具，建立電路的時(shí)序約束，編寫綜合腳本，生成綜合后的門級(jí)網(wǎng)表，并運(yùn)用相關(guān)eda工具進(jìn)行時(shí)序分析和網(wǎng)表的形式驗(yàn)證，然后按照數(shù)字后端設(shè)計(jì)流程，進(jìn)行靜態(tài)時(shí)序分析，布局布線等完成系統(tǒng)設(shè)計(jì)。

 

六、論文結(jié)構(gòu)

 

下面將本設(shè)計(jì)分為六個(gè)部分進(jìn)行介紹，各章節(jié)內(nèi)容安排如下：

第1章簡(jiǎn)單介紹了課題的研究背景，說明了can總線控制器作為dsp外設(shè)的重要意義，分析了can總線控制器模塊的具體功能。然后介紹了論文的主要工作和文章結(jié)構(gòu)。

第2章分析了can2.0b總線協(xié)議的基本內(nèi)容，為后續(xù)研究和設(shè)計(jì)提供理論基礎(chǔ)。

第3章說明了adp16 dsp中can總線控制器的設(shè)計(jì)思路。首先確定了can控制器的整體結(jié)構(gòu)，再采用自頂向下的方式分模塊進(jìn)行設(shè)計(jì)，并通過仿真驗(yàn)證。

第4章講述了can總線控制器在adp16 dsp系統(tǒng)中的驗(yàn)證方法。

第5章介紹了數(shù)字后端的設(shè)計(jì)流程，重點(diǎn)介紹了dsp中can控制器的邏輯綜合，靜態(tài)時(shí)序分析和布局布線的工具和方法。

最后對(duì)本論文進(jìn)行了總結(jié)，對(duì)設(shè)計(jì)進(jìn)行了評(píng)估，指出了設(shè)計(jì)的不足和后續(xù)的工作。

 

七、進(jìn)度安排

 

20xx年11月01日-11月07日 論文選題、

20xx年11月08日-11月20日 初步收集畢業(yè)論文相關(guān)材料，填寫《任務(wù)書》

20xx年11月26日-11月30日 進(jìn)一步熟悉畢業(yè)論文資料，撰寫開題報(bào)告

20xx年12月10日-12月19日 確定并上交開題報(bào)告    

20xx年01月04日-02月15日 完成畢業(yè)論文初稿，上交指導(dǎo)老師

20xx年02月16日-02月20日 完成論文修改工作

20xx年02月21日-03月20日 定稿、打印、裝訂

20xx年03月21日-04月10日 論文答辯

 

八、參考文獻(xiàn)

   

[1]李璐，張宏川，張愛玲。基于dsp的can總線通信的設(shè)計(jì)與實(shí)現(xiàn)[j].電氣技術(shù)，2011,（05）：13-16.

[2]耿方新。can總線控制器的研究與設(shè)計(jì)[d].北京交通大學(xué)，2010.

[3]吳濤。基于can總線的工業(yè)測(cè)控通信系統(tǒng)的研究[d].江西師范大學(xué)，2011.

[4]dobrescu r, ionescu g, popescu d. a new process control strategy based on fieldbus[j]. ifacproceedings volumes, 2001, 34（8）： 211-216.

[5]sinha a, sarkar m, acharyya s. a novel reconfigurable architecture of a dsp processor forefficient mapping of dsp functions using field programmable dsp arrays[j]. acm sigarchcomputer architecture news, 2013, 41（2）： 1-8.

[6]mooney o, mahdi a e, grout i a. programmable asic-based analogue-dsp interface forreal-time data collection[j]. ifac proceedings volumes, 2003, 36（1）： 177-182.